微电子专业研究生流片真的很难吗。?

非诚勿扰孟非

微电子专业研究生流片真的很难吗？？可是感觉我这边研究生基本上读研三年都能流三四次啊

原文地址：https://www.zhihu.com/question/639362340

卡卡

其实我很难想象，在985大学开设一门研究生课程，用中芯国际.18工艺让同学们自己设计一块芯片并流片这里面有多大困难。甚至可能有助于国产eda工具的验证。
当然我可以理解像武大这样的学校，本身微电子专业很难有教授来支持十来个不同课题，也很难找到高水平的同学来指导低年级学生的项目，更难有人花这个精力去拉这个资源把流片机会提供给每个学生（也没那么多学生有这个想法）。
高等教育，道阻且长。

长长的路

读研的时候流片了3次
第1次东部180BCD 我用了1.4mm2✖️2，一次总共交了25mm2，根本用不完；
后两次用的都是T180BCD，分别是0.5mm2和1.4mm2，不过遗憾的是最后一次流片没测出来。
感觉在我们组流片机会还挺多的，只要你有电路基本都会有流片机会。值得一提的是很多本科生在我们组也有独立流片的机会，而且最终还有很好的产出（发trans），做的不比硕士差。

队长是我

看流什么。
之前隔壁有个做ESD的组，号称人人流片N多次。本科生进组也给流片。
原因就是找别人搭个片，出个PAD让他们用就行了。
模拟如果“老工艺”流片，价格也还行。不过现在军备竞赛都得用好工艺。
至于数字……之前我们组一直被吐槽从来不去流片，差点要被窝电开除出集成电路设计圈子。说我们是一帮搞软件做玩仿真的。
于是这三年，我们和别人合作，搞了个大片子。流片+IP，总经费用了2000个W出头。
至于流了个什么？可以看这里：
其实我是老莫：四十年来家国，三千里地山河。不过还好最后片子回来一些正常，有些小问题最后也调稳定了。
当然，也不是所有的数字片子都那么贵。我们为了做SoC老化监测研究，流了个小片子，用的110nm工艺，也就不到20个W。当然，是把所有IP都省掉了。不然一个差分pin脚都得收钱。后面我们准备搞搞专用的MCU级别的小SoC，估计用55nm，流片+小IP估计得用掉60个W。
所以前两年有一个XX移动的人，问我说他们用FPGA实现了一个多么牛逼的算法，想做成专用芯片。问了一下，用的DDR4、PCIE、高速以太网。嗯，这些东西反正FPGA上是不额外再收费的。买成IP嘛……再加算一下先进工艺流片费和后端外协人工费。我建议他先准备2个小目标备着。然后，自然就是没有然后了。

队长是我

以下说的是数字ic
第一个难 流片贵。
一个65nm 3平方毫米的芯片，台积电流片 padding 封装 一共10w。这还不包括后端外包，如果是大型工程，除非你是大组有着大量积累和有人负责，不然基本要花钱外包。一个后端全包都是按w算。
你要知道国自然现在才给47w的研究经费，你只要设计一个sram超过300kb的，就已经花完了。
第二个难 流片等于冲击isscc或者其他顶会，你的东西要强的能说服老师流片。如果你只是发个期刊，除非是jssc，tcasi不需要流片的。

同花顺

个人项目可以试试谷歌资助的免费开源芯片流片项目 efabless open mpw https://efabless.com/open_shuttle_program ，用skywater pdk和全开源工具链，已经很好用了。caravel生成小riscv核作为test harness，fusesoc提供包管理，cocotb做python验证, xschem/xyce做模拟电路和仿真, magic处理后端, openlane做asic自动脚本。skywater 130纳米工艺，有sonos储存和reram。可以看看过去的项目，https://platform.efabless.com/projects/shuttle/11 ，既有科研项目如snntorch加速器和类脑芯片，也有很多个人soc